A low - power fully differential cyclic A / D Converter based on zero crossing detection

Nowadays, sensors and Integrated Circuits (ICs) are present in all kind of applications, ranging from computers to portable devices, from automotive to biomedical applications. The demand on low power ICs is also increasing each year. But with CMOS technology scaling, it becomes difficult to design analog circuits such as high gain Operational Amplifiers (op-amps). In this work, a Switched-Capacitor (SC) cyclic Analog to Digital Converter (ADC) is designed in a fully differential configuration. To face with technology scaling problem in analog circuits, a new technique called Comparator Based Switched-Capacitor (CBSC) circuits is used replacing the op-amp of the cyclic ADC by a combination of a comparator and current sources. This new concept leads on power efficient ADCs and keep away the designer from difficulties to design high gain stable op-amps. An 11 bit cyclic ADC has been designed operating at 333.33 Kilo Samples per second (kS/s). Redundancy has been added with a 1.5 bit per stage implementation to have accuracy improvements. A bootstrapping technique is also used for switches to avoid non linearities unlike to arise because of ON resistance variations of single MOSFETs. For a power efficient circuit, the Zero Crossing Detector (ZCD) used as main comparator is turned off once its comparison is done. The simulated Signal to Noise and Distortion Ratio (SNDR) is 58.2 db giving an Effective Number of Bits (ENOB) of 9.4 bit. A final Figure of Merit (FOM) of 0.44pJ/step has been obtained. In addition, two 7 bit ADCs operating at 32,5 kS/s and 1 Mega Samples per second (MS/s) have been carried out to be used as column-parallel ADCs in a CMOS compressive sensing imager. The overall work has been done at EPFL’s Microelectronic systems laboratory (LSM), using UMC 180nm CMOS technology on Cadence 5 tool. Aujourd’hui, capteurs et circuits intégrés sont présents dans de très diverses applications, allant des ordinateurs aux appareils mobiles, des applications pour l’automobile à ceux du biomédicale. Cepedant, la constante miniaturisation de la technologie CMOS engendre des difficultés aux designers quant à la conception de circuits analogiques tels que les amplificateurs opérationnels à fort gain. Dans ce projet, un convertisseur anlogique/numérique cyclique différentiel à capacités commutés a été conçu. Pour faire face aux problèmes liés à la technologie submicronique dans les circuits analogiques, une nouvelle technique appelée Circuits à capacités commutés à base de comparateur est utilisé pour remplacer l’ampli-op par un comparateur et des sources de courants. Ce nouveau concept propose ainsi aux designers une alternative aux amplis-op. Un convertisseur cyclic d’une résolution de 11 bits fonctionnant à une fréquence de 333.33 kHz a été realisé. De la redondance a été ajouté par l’implémentation d’une configuration 1.5 bit par cycle afin d’augmenter la précision du CAN. Une technique de Bootstrapping est utilisé dans les switchs afin d’éviter les non-linéarités dans les transistor MOS dues aux variations de la résistance interne à l’état actif. Pour diminuer la consommation d’énergie, le comparateur principal appelé Zero Crossing Detector est éteint une fois la comparaison faite. Le rapport signal sur bruit obtenue après simulations est de 58.2 dB, ce qui correspond à un nombre effectif de bit de 9.4. En supplément de ce circuit, deux autres CAN de 7 bits fonctionnant à des fréquences de 32.5 kHz et 1 MHz ont été réalisés afin d’être utilisés dans un imageur CMOS basé sur l’acquisition comprimée. Ce travail a été effectué dans le laboratoire des systèmes microélectroniques (LSM) de l’EPFL, avec la technologie UMC 180nm sur Cadence 5. Al giorno d’oggi, sensori e circuiti integrati sono presenti in molte applicazioni, dai computer ai dispositivi portatili. Pertanto, la richiesta di circuiti integrati a basso consumo aumenta ogni anno. Tuttavia, la miniaturizzazione della tecnologia CMOS provoca numerose difficoltà nella progettazione di circuiti analogici, quali gli amplificatori operazionali con alto guadagno. In questo progetto, un convertitore differenziale analogico/digitale a capacità commutate è stato progettato. Una nuova tecnica, chiamata CBSC, è stata utilizzata per sostituire l’op-amp grazie all’utilizzo di un comparatore e generatori di corrente. Questo nuovo concetto consente di ridurre il consumo di energia nell’ADC, oltre ad offrire ai progettisti un alternativa all’uso dell’op-amp. Un convertitore ciclico di 11 bit, funzionante ad una frequenza di 333,33 kHz è stato realizzato. La ridondanza è stato aggiunta attuando una configurazione 1,5 bit per ogni ciclo, per aumentare la precisione del CAD. La tecnica del bootstrapping è stata utilizzato negli interruttori per evitare le non linearità nel transistor MOS, a causa delle variazioni della resistenza interna nello stato attivo. Per ridurre il consumo di energia, il comparatore principale viene spento dopo ogni confronto. Il rapporto segnale rumore ottenuto dopo le simulazioni è di 56 dB, che corrispondono a 9 bit effettivi. In aggiunta a questo circuito, due 7-bit ADC, funzionanti a frequenze di 32,5 kHz e 1 MHz sono stati realizzati per essere utilizzati in un sensore CMOS, basato sull’acquisizione compressa di dati. Chapter